作为取代 3D FinFET 晶体管的全新技术，其实 GAA 环绕式栅极技术晶体管和 3D FinFET 有着千丝万缕的联系，因此我们需要从 3D FinFET 晶体管说起。
在《台积电 5 纳米吊打英特尔 10 纳米?别纠结了，这只是 “数字游戏”》一文中，其实IT之家已经为大家介绍过 3D FinFET 晶体管，这里再简单回顾一下。
其实所谓晶体管，用通俗易懂的话来讲，就是用半导体材料制作的电流开关结构。左边一个源极(半导体)，右边一个漏极(半导体)，中间加个栅极(金属)，让栅极来控制电流从源极到漏极的通断。
在过去，栅极和源极、漏极之间接触的地方是一个平面，形状差不多是一个矩形，栅极正是依靠这个接触面来对源极和漏极的电流进行控制。
可是，晶体管越做越小，这个接触面的宽度(其实就是栅极的宽度)也越来越窄，当窄到一定程度时(大概是 20nm 左右)，栅极对电流的控制力就会大幅减弱。
控制力减弱，就会导致源极的电流穿透栅极，直接和漏极导通，这种情况叫漏电。很显然，漏电不是个好事情，它会导致芯片发热量急剧上升。
所以半导体工艺进化之路在 20nm 左右曾一度面临停滞，摩尔定律遭受威胁。
怎么办呢?其实只要栅极和源极、漏极之间的接触面积足够大，就能控制住电流。这个接触面的宽度不能增加，那就只能增加长度了。
1999 年华人教授胡正明带领加州大学伯克利分校的研究团队发明了 FinFET 晶体管技术和 UTB-SOI 技术，解决了上面说的问题。
其中，FinFET 晶体管技术是我们听过最多的。它的解决思路就是改造晶体管的结构，将源极和漏极做成像鳍片一样直立的样子，然后让栅极三面包围住鳍片，就像下面这样。
这样，等于是让栅极的宽度不变，通过巧妙地增加长度，来大大增加接触面积，从提升对电流的控制。
换句话说，原来只有一个接触面，现在有三个了，哪怕栅极宽度在进一步缩小，也不怕。
由于这种鳍片结构是立体的形态，所以也叫做 3D FinFET。
3D FinFET 技术的出现解决了晶体管工艺缩小引发的漏电的问题，让半导体的制程可以进一步推进。
随后，经过十多年的产业化推进，英特尔在 2011 年首先推出了使用 22nm FinFET 工艺的第三代 Core 处理器，这标志着摩尔定律的延续。
胡正明教授也被人们称为 FinFET 教父，以及 “拯救摩尔定律的男人”。
而 3D FinFET 技术也伴随着半导体产业发展，一路走到今天的 7nm、5nm 时代。
但是，随着芯片制程的进一步微缩，到了 5nm 之后的 3nm、2nm 等等，3D FinFET 也将迎来它的极限，鳍片距离太近、漏电重新出现，物理材料的极限都让 3D FinFET 晶体管难以为继。
还有随着工艺微缩，假如原来一个 FinFET 晶体管上可以放三个鳍片，现在只能放一个，所以就得把鳍片增高。可是鳍片越来越高，到一定高度后，很难在内部应力作用下保持直立，FinFET 结构就很难形成了。
